|
| |
| |
|
|
日本シノプシス株式会社 |
|
|
| |
展示製品名 |
VCS
DesignWare System-Level Library |
製品概要 |
VCSは、業界で最も総合的なRTL検証のソリューション製品であり、先進のバグ検出技術とデバッグおよび表示機能を備え、Verilog、HDL、VHDL、SystemVerilog、SystemCを始めとする一般的な設計/検証言語をサポートしています。また、業界標準の設計検証言語SystemVerilogを用いて、カバレッジ・ドリブンの制約条件付きランダム検証テクニックやアサーションベース検証テクニックを活用して、包括的な検証環境を構築する方法論であるオープンソースの検証メソドロジVMMを完全サポートしております。
DesignWare System-Level Libraryは、バーチャル・プラットフォームを開発するための、高性能なトランザクション・レベル・モデル(TLM)です。
SystemC TLM2.0インターフェースを採用しており、IEEE 1666準拠の全てのSystemCシミュレータで利用可能です。CPU、ペリフェラル、メモリなど、多くの高品質なモデルを備えており、迅速かつ効率的なバーチャル・プラットフォーム開発を実現します。
 |
製品名：VCS |
 |
製品名：DesignWare System-Level Library
|
|
| |
|
|
フォルテ・デザイン・システムズ株式会社 |
|
|
展示製品名 |
| 動作合成ツール Cynthesizer |
製品概要 |
先端、半導体およびシステムメーカーの設計プロジェクトでは、TATの短縮、真のIP Reuse, コスト削減、Low Power等の厳しい要求に対し、一つの解として、SystemC言語を使用した高位設計手法が採用されています。そこでは、第三世代動作合成技術として、Forte社の「Cynthesizer」が数多くの実績を挙げています。
今回の出展では、Cynthesizerの最新技術である”Inter Face Generator”を中心に、大規模SoC、FPGA設計における、TLMレベル検証から、合成までの設計フローを紹介します。手間の掛かるI/F設計が如何に容易に実現可能で、設計生産性の大幅な向上に繋がるのか、、、是非お立ち寄りの程、よろしくお願い申し上げます。
|
|
|
|
ソニックス株式会社 |
|
|
展示製品名 |
| Interleaved Multichannel Technology, SonicsSX, SystemC model of SonicsSX |
製品概要 |
ソニックスはシステムLSI（SoC）のオンチップインターコネクトIPを提供するIPプロバイダです。
ソニックスのインターコネクトIPを搭載したSoCは既に3億個を超え、幅広いアプリケーションで適用されています。
今回はDDR3への移行時に問題となります、メモリアクセスの効率化を解決するInterleaved Multichannel Technologyとそれを搭載しましたSSXのプレゼンテーションをブースで用意いたします。 SSXはすでにそのSystemCモデルとともに供給開始をしております。
|
|
| |
|
|
シリスティックス・インク |
|
|
展示製品名 |
| CHAINworksツールセット （NoC合成ツール） |
製品概要 |
SoCのパフォーマンス等への要求が増し、SoC設計はより複雑化しています。そんな中で、次世代チップ内インターコネクトへの移行が始まっております。SoC内のグローバルインターコネクトにクロックレス（非同期）インターコネクト技術を使用するGALS（Global Asynchronous Local Synchronous）が、その大きな流れです。
シリスティックスのIPは、英国マンチェスター大学において研究が重ねられ、さらに特許取得の技術を基に構成されたクロックレスNoC(Network on Chip)インターコネクトIPです。クロックレスNoCの性質からダイナミックな消費電力を大幅し減らし、また、グローバルクロックが必要ないため、トップレベルのタイミングクロ−ジャを削除できます。”非同期”の部分はカプセル化してあるため、お手持ちの設計ツールをそのままご使用頂けます。 また、シリスティックスは、CHAINworksと呼ばれるツールセットを提供しており、設計の早い段階で、NoC部分の正確なPPA(Power, Performance およびArea)を見積もることができます。すなわち、SoCで使用するIPやその接続要求がわかった段階でPPAのトレードオフをすることが可能です。
CoWare のPlatformArchitectにシリスティックスのCHAIN NoCモデルを取り込みダイナミックにトレードオフや検証を走らせるインターフェースも完成しております。ぜひ、この機会に、デモンストレーションをご覧ください。
 |
| Silistix CHAIN NoCを使用したイメージ図 |
|
|
|
|
株式会社エッチ・ディー・ラボ |
|
|
展示製品名 |
ESL統合検証ツールJEDA Validation Suite
hdLab ESL ソリューション |
製品概要 |
ESL統合検証ツールJEDA Validation Suiteは、SW/HW協調検証、アーキテクチャ検討、高位合成までのESL検証
フローを統合ツールとしてサポートしております。
C/C++/SystemCでカバレッジ検証・アサーション検証・ランダム検証を用いることが可能となり、ESL上でのデバッグ効率、各検討を加速することが可能となります。新ソリューションTLM2.0 Checkerをあわせて展示いたします。
hdLabは2002年より、ESL設計技術への取り組みを開始し、様々なソリューションを展開しており、トレーニングサービス、モデリングサービス・コンサルティングサービスもご案内いたします。
|
|
