 |
アーム株式会社 |
【展示概要】
＜AMBA Designer＞
AMBA Designerツールは、PrimeCellファブリックIPプリフェラルと他のARM IPに対する１つの共通のフロントエンドを提供し、｢モデリングファースト｣方式によって最適なシステムコンフィギュレーションを容易にします。
ツールとしては、基本的にファブリックIP用のコンフィギュレーションパラメータの定義、およびコンフィギュレーションVerilog RTLのIP-XACTカプセル形式での出力に対応します。
選択されたコンフィギュレーションが高水準のシステム目標を満たすことができるよう、ABMA Designerは、サードパーティの主要Verilogシミュレーションツールすべてにリンクしています。シミュレーションを実行するものは、AMBAアダプティブベリフィケーションIPです。
AMBA Designerは、AMBA 3 AXIハイパフォーマンスコンフィギャブルインタコネクト(PL301)、コンフィギャブルメモリコントローラ(PL340, PL341, PL350)など、ARM製品群の高度なコンフィギャブルIPに対応しています。ESV User’s Meetingでは、AMBA Designerをデモ展示いたします。
|
|
 |
イーソル株式会社 |
【展示概要】
CoWare Virtual Platformと連携可能なT-Kernel／μITRONベースシステム開発スイート「eBinder」のデモを展示します。CoWare Virtual PlatformとeBinderを組み合わせて利用することで、ハードウェアの完成前に、同期や排他、割り込みなどリアルタイムシステム特有の課題を容易に解決し、開発期間とコストを削減できます。eBinderには、システムのコンフィギュレーション、ビルド、デバッグから検証までの一連のソフトウェア開発工程カバーする、C/C++コンパイラを含む開発ツール群に加え、ターゲットプラットフォーム向けの各種モジュールが含まれます。またeBinderは、組込みソフトウェアプラットフォーム「eCROS」の一要素です。eCROSは、スケーラブルな2系統5種類のリアルタイムOSを中心に、eBinder、各種ミドルウェア、プロフェッショナルサービスが統合化されています。eCROSの採用により、ソフトウェアの共通化と品質向上を支援します。
EvenTrek
Realtime Profiler
|
|
 |
日本イヴ株式会社 |
【展示概要】
ＥＶＥの業界で最大容量かつ最高速の論理エミュレータＺｅＢｕのトランザクションベースＥＳＬエミュレーションは、既存デザインやＩＰなどのＲＴＬを含むＥＳＬ検証環境を劇的に加速します。ＺｅＢｕ上にマッピングされたＲＴＬコードは数十ＭＨｚオーダーでエミュレートされ、ＳｙｓｔｅｍＣモデルと協調して高速に動作します。
多くの期待と注目を集めているＺｅＢｕとＣｏＷａｒｅのインテグレーションは、この度さらに強化されました。
ユーザーはＺｅＢｕのブロックをＣｏＷａｒｅ Ｐｌａｔｆｏｒｍ Ｃｒｅａｔｏｒ上でグラフィカルにインテグレーションできるようになり、さらにＺｅＢｕのシンボルをＰＶ接続するだけで、ＺｅＢｕをベースにした高速ＥＳＬエミュレーション環境を実現できます。
当日の懇親会会場にて、ＺｅＢｕとＣｏＷａｒｅのインテグレーションのデモを始め、最先端の検証テクノロジの数々をご覧いただけます。
|
|
 |
カーボン・デザイン・システムズ・ジャパン株式会社 |
【展示概要】
Carbon Model Studioは、Verilog/VDHLの設計RTLデータを入力として100%サイクル精度を持ったSoC Designer用のモデルを生成します。
SoC Designerは、１．業界で最速のサイクルベースシミュレータ、２．豊富なサイクル精度モデル(ARM社IPは、プロセッサ、周辺IP、バスIPの全てのシリーズをサポート)、３．強力なバストラフィック解析機能などを特長としています。
ARM社IP以外にも、MIPS社、Tensilica社のモデルをサポートしています。SoC Designerは、特にSoC開発前のアーキテクチャ解析、システム性能評価、バストラフィック解析、ファームウェア先行開発やそのチューニング等に威力を発揮します。
|
|
 |
カリプト・デザイン・システムズ株式会社 |
【展示概要】
SLEC Family:
SLECは、C/C++/SystemCで記述されたアルゴリズムやハードウェアのシステム･レベル･モデルの機能的等価性を形式的に検証します。アルゴリズムとRTLの間、動作合成向けに動作記述をリファインメントする際、また動作合成前後の等価性検証にお使いいただけます。
PowerPro Family:
PowerProは、組み合わせ回路、レジスタ、クロック･ツリー、メモリ、プロセッサの動的、および静的な消費電力の最適化をRTL上で自動的に行います。従来の低電力論理合成ツールとの組み合わせでお使いいただけますので、設計フローを崩すことなく導入していただくことができます。
|
|
 |
コーウェア株式会社 |
【展示概要】
コーウェアブースでは11月末リリース予定の新製品Ver.2010.1を展示予定です。各製品の見所は以下の通りです。是非コーウェアブースをご覧ください。
- Platform Architect：AMBAR NIC-301 Network Interconnect対応のバスライブラリであるSBL301を用いたアーキテクチャ探求フローの紹介
- Virtual Platform：コードカバレッジなどのSW解析機能や、SH4Aコアを搭載したプラットフォームなど最新のVirtual Platformのデモ
- Signal Processing Designer：LTE物理層のリファレンス・ライブラリ。LTE PSS検出の対話的なデモ
- Processor Designer：TLM2.0 PSP（プロセッサモデル）自動生成機能に加え、新機能による生成RTLコードの最適化を実現
|
|
 |
CoFluent Design |
【展示概要】
CoFluent Design社は、新しいコンセプトの創造や アーキテクチャの確証を目的に、システムレベルで モデリング・シミュレーションができるツール群を提供します。
- CoFluent Studio™ ：複雑なマルチOS・マルチコアシステムを 簡単な図形やCコード入力で、SystemCベースの トランザクションモデルを自動生成します。生成されたトランザクションモデルで、リソース負荷 ・メモリ使用領域・消費電力・コスト 等の性能シミュレーションができます。
- CoFluent Reader™ ：CoFluent Studio™で生成された“実行可能な仕様書“を通じて、開発プロジェクトチームや外部契約者間で、効率的に情報共有できます。
|
|
 |
サイバネットシステム株式会社 |
【展示概要】
Bluespecは生成されるハードウェアの品質を損なうことなく抽象度を上げる事ができる高位合成ソリューションです。アルゴリズムだけでなく、複雑なデータパスや制御ロジックに特に威力を発揮します。つまり、既存のRTLによる設計を全て代替できる、唯一のソリューションです。
System Verilog に独自の拡張をほどこした「Bluespec SystemVerilog」を入力とし、可読性の高い、論理合成可能なVerilog-RTLを出力します。
|
|
 |
ソニックス |
【展示概要】
ソニックスのオンチップ・インターコネクトIPを搭載したSoCの出荷は既に５億個を超え、携帯電話からデジタルTVや事務機など幅広いアプリケーションで適用されています。
今回はロイヤリティフリーの、AHB置換え・アップグレード用インターコネクトSNAPと、DDR3への移行時に問題となります、長いバースト長によるメモリアクセスの非効率化を解決するメモリのマルチチャネル化と自動負荷分散化をサポートする、Interleaved Multichannel Technologyを搭載したSonicsSXのプレゼンテーションをブースで用意いたします。
※SNAPは、AXIとOCPのIFもサポートしています。
|
|
 |
デナリソフトウエア株式会社 |
【展示概要】
デナリソフトウエアは、メモリおよびバス・インタフェースデザインの設計加速と再利用を高めるIPソリューションの展示を行います。
＜最新メモリサブシステム設計ソリューション＞
汎用的なARMプラットフォームを例にとり、設計IP「Databahn」と検証IP「MMAV」を活用したデモンストレーションの実施と適用例を紹介いたします。
- DDR2/3メモリコントローラの構成最適化
- メモリサブシステムの構築と検証例
- DatabahnのESL対応、プロトタイピング適用例
＜ユニバーサル検証IP活用による検証環境＞
システムレベル、機能検証、詳細検証に対応するユニバーサル検証IPのデモンストレーションを行います。
- PCI Express/USB3.0など高速シリアルバスインタフェース検証例
- アサーション機能、検証カバレッジレポート生成機能
- バックドアアクセス、コールバック機能
|
|
 |
テンシリカ株式会社 |
【展示概要】
最新のテンシリカXtensaプロセッサとXplorer開発環境のご紹介を行います。データ・プレーン・プロセッサ・ユニット（Dataplane Processor Units : DPUs）とは、CPUとDSPの特徴が融合したデータ・プレーン処理に最適化されたプロセッサです。ユーザ定義による専用命令実行ユニットやRTLとの接続ポートの生成により、ＲＴＬロジックとの密結合および協調動作を容易に実現してSoCの性能および設計効率を劇的に改善することが可能です。さらに最新ツールではマルチコアシステムにも対応し、強力な開発環境を提供しています。
展示ではFPGA評価ボード上にXtensaプロセッサを実装して開発環境のデモを行います。 |
|
 |
フォルテ･デザイン･システムズ株式会社 |
【展示概要】
先端、半導体およびシステムメーカーの設計プロジェクトでは、TATの短縮、真のIP Reuse、Low Power等の厳しい要求に対し、一つの解として、SystemC言語を使用した高位設計手法が採用されています。そこでは、第四世代動作合成技術として、Forte社の「Cynthesizer」が数多くの実績を挙げています。
今回の出展では、Cynthesizerの最新技術である”Inter Face Generator”、“Auto Partition”、更に今年８月買収を完了しました英国Arithmatica社のデータパス合成ツールCellMath Design (CMD)の概要について紹介させて頂きます。
是非お立ち寄りの程、よろしくお願い申し上げます。
|
|
 |
プロトタイピング・ジャパン株式会社 |
【展示概要】
- SystemC→FPGA合成ツール 英SystemCrafter社製SystemCrafter SC
＜特長＞XilinxFPGA専用、超低価格（\550,000税別）国内実績数十本。
- AlteraFPGAベースASICプロトタイピングシステム
- 台湾Terasic社StratixⅢベースDE3 国内外数百システムの膨大な成功例。
- 米IRIS Technologies社製StratixⅢベースS3 高速インタフェース搭載
-
XilinxFPGAベースASICプロトタイピングシステム
サムスン、LG、インテルなど膨大な実績で国内に参入。
- 韓国Huins社製ARM Core Tile搭載Virtex-5（1-2個）ベースRPS3000
9個搭載超大規模用：MFP-LX330-N
- 仏Temento社RTL検証 on FPGA：DiaLite Ver4.2
国内数十本の実績。FPGA上での実機アサーション検証70MHz。
|
| |
| |
